2025开个新帖吧。
Re: 2025开个新帖吧。
55nm中试产线是有可能盈利的，目前国内多家企业的55nm相关产线已展现出显著盈利潜力，核心依赖市场需求、良率控制和成本优化等因素。
1. 市场需求旺盛且国产替代空间大 ：55nm制程适配CIS、PMIC、MCU等多种芯片，适配汽车电子、消费电子等热门领域。像晶合集成的55nm堆栈式CIS芯片已全流程量产，该制程2025年上半年营收占比达20.51%，助力公司同期净利润同比增19.07%；华虹公司也在推进55nm工艺扩产，新规下海外订单回流和国产替代能为其带来可观营收增量。
2. 良率与产能优势摊薄成本：高良率是中试转盈利的关键，国内部分企业55nm相关工艺良率已达国际水平。例如有国产抛光液在55nm产线中试测试时整机良率达98 - 99%；晶合集成55nm堆栈式CMOS图像传感器良率也达98%，高良率能减少无效成本。且当产能利用率提升后，单位成本会进一步摊薄，像华虹就计划将40 - 55nm产线2026年底产能扩至8万片/月，规模效应将显著提升盈利空间。
3. 成本可控且利润率可观 ：55nm作为成熟制程，相比先进制程投入成本更低，其高性能MCU芯片总资金投入仅500万 - 1300万美元，且成功后利润率可达30% - 50%。同时国产设备和材料的应用还能进一步降本，如华虹通过采购国产设备让设备折旧成本降低约10%，进一步拓宽了盈利空间。
1. 市场需求旺盛且国产替代空间大 ：55nm制程适配CIS、PMIC、MCU等多种芯片，适配汽车电子、消费电子等热门领域。像晶合集成的55nm堆栈式CIS芯片已全流程量产，该制程2025年上半年营收占比达20.51%，助力公司同期净利润同比增19.07%；华虹公司也在推进55nm工艺扩产，新规下海外订单回流和国产替代能为其带来可观营收增量。
2. 良率与产能优势摊薄成本：高良率是中试转盈利的关键，国内部分企业55nm相关工艺良率已达国际水平。例如有国产抛光液在55nm产线中试测试时整机良率达98 - 99%；晶合集成55nm堆栈式CMOS图像传感器良率也达98%，高良率能减少无效成本。且当产能利用率提升后，单位成本会进一步摊薄，像华虹就计划将40 - 55nm产线2026年底产能扩至8万片/月，规模效应将显著提升盈利空间。
3. 成本可控且利润率可观 ：55nm作为成熟制程，相比先进制程投入成本更低，其高性能MCU芯片总资金投入仅500万 - 1300万美元，且成功后利润率可达30% - 50%。同时国产设备和材料的应用还能进一步降本，如华虹通过采购国产设备让设备折旧成本降低约10%，进一步拓宽了盈利空间。
正宗古法纯手工CPU、GPU
Re: 2025开个新帖吧。
这难度极大，绝非简单的工艺升级，而是涉及晶体管结构、设计流程、制造工具等多维度的颠覆性重构，相当于要推倒原有设计体系重新研发，具体难点如下：
1. 晶体管结构彻底迭代：55nm普遍采用平面晶体管（Planar FET），设计逻辑相对简单；而7nm已全面使用FinFET立体晶体管结构，这需要重新设计器件的栅极、源漏极布局，原55nm的器件模型和电路拓扑结构完全无法复用，得重新搭建适配3D结构的电路方案。
2. 需攻克量子效应与性能瓶颈：55nm远离物理极限，基本无需考虑量子隧穿等问题；7nm晶体管因尺寸极小，量子隧穿效应会导致漏电流增加，且金属线阻值增量达3倍，会显著影响信号延迟。这要求重新优化电路时序，比如限制底层金属绕线，还得调整电压控制策略，传统的性能优化手段完全失效。
3. 设计复杂度呈指数级提升：7nm晶体管密度远高于55nm，布线拥塞问题会急剧加重，且信号电磁迁移风险大增，尤其是时钟线等关键线路极易出问题。同时，55nm的验证流程较简单，而7nm需要额外增加功耗分析、热管理仿真等多个环节，验证工作量和难度都呈几何级增长。
4. 制造与工具体系全面更换：55nm依赖成熟的DUV光刻技术及配套设备，现有国产工具链可部分适配；7nm核心依赖EUV光刻技术，不仅设备成本极高，其对应的光刻胶、掩模等材料标准也完全不同。此外，设计端还需更换适配7nm的EDA工具套件，原55nm的设计工具和工艺库均无法兼容。
1. 晶体管结构彻底迭代：55nm普遍采用平面晶体管（Planar FET），设计逻辑相对简单；而7nm已全面使用FinFET立体晶体管结构，这需要重新设计器件的栅极、源漏极布局，原55nm的器件模型和电路拓扑结构完全无法复用，得重新搭建适配3D结构的电路方案。
2. 需攻克量子效应与性能瓶颈：55nm远离物理极限，基本无需考虑量子隧穿等问题；7nm晶体管因尺寸极小，量子隧穿效应会导致漏电流增加，且金属线阻值增量达3倍，会显著影响信号延迟。这要求重新优化电路时序，比如限制底层金属绕线，还得调整电压控制策略，传统的性能优化手段完全失效。
3. 设计复杂度呈指数级提升：7nm晶体管密度远高于55nm，布线拥塞问题会急剧加重，且信号电磁迁移风险大增，尤其是时钟线等关键线路极易出问题。同时，55nm的验证流程较简单，而7nm需要额外增加功耗分析、热管理仿真等多个环节，验证工作量和难度都呈几何级增长。
4. 制造与工具体系全面更换：55nm依赖成熟的DUV光刻技术及配套设备，现有国产工具链可部分适配；7nm核心依赖EUV光刻技术，不仅设备成本极高，其对应的光刻胶、掩模等材料标准也完全不同。此外，设计端还需更换适配7nm的EDA工具套件，原55nm的设计工具和工艺库均无法兼容。
正宗古法纯手工CPU、GPU
Re: 2025开个新帖吧。
有人攻击小米。不用车规芯片。
但是车规垄断标准确实该改。
出差听了讲座介绍芯片测试。车规多少到检测。
停着很多项目就很扯。比如芯片反接测试。现在流水线，自动贴片。哪有反接问题。纯粹浪费企业和，消费者权益。
飞机也一样。播音空客垄断。严重阻碍大飞机领域飞行技术进步。
就像NASA放手，宇航大进步。并不是马斯克独一份牛逼。
大家都行。过往不让罢了。
但是车规垄断标准确实该改。
出差听了讲座介绍芯片测试。车规多少到检测。
停着很多项目就很扯。比如芯片反接测试。现在流水线，自动贴片。哪有反接问题。纯粹浪费企业和，消费者权益。
飞机也一样。播音空客垄断。严重阻碍大飞机领域飞行技术进步。
就像NASA放手，宇航大进步。并不是马斯克独一份牛逼。
大家都行。过往不让罢了。
正宗古法纯手工CPU、GPU
Re: 2025开个新帖吧。
一个 2024年成立的 EDA 公司 叫 alti syn
号称 除了三大家 自己 第四 。
AMD 、 micro soft
文化 确实不一样 。 看看 这家伙 哪天上市 。
号称 除了三大家 自己 第四 。
AMD 、 micro soft
文化 确实不一样 。 看看 这家伙 哪天上市 。
正宗古法纯手工CPU、GPU
Re: 2025开个新帖吧。
国产芯片验证工具——芯华章EpicSim安装使用教程
Forever snow
Forever snow
芯片（集成电路）话题下的优秀答主
收录于 · 观芯志
39 人赞同了该文章
本文作者为我的学生，他在开源EDA工具的学习过程中，整理和总结了EpicSim的安装与使用教程。
一、功能介绍
EpicSim是芯华章开发的verilog代码编译器，主要作为仿真器进行功能仿真。推荐在CentOS与Red Hat操作环境下使用。该软件基于开源仿真软件icarus Verilog开发。
Forever snow
Forever snow
芯片（集成电路）话题下的优秀答主
收录于 · 观芯志
39 人赞同了该文章
本文作者为我的学生，他在开源EDA工具的学习过程中，整理和总结了EpicSim的安装与使用教程。
一、功能介绍
EpicSim是芯华章开发的verilog代码编译器，主要作为仿真器进行功能仿真。推荐在CentOS与Red Hat操作环境下使用。该软件基于开源仿真软件icarus Verilog开发。
正宗古法纯手工CPU、GPU
Re: 2025开个新帖吧。
和 另外一家 EDA 公司的 工具 几乎 一一对应 。 有的大家 都有 ，没有的 都没有 ，
阴谋的 想 ， 来源 一样 。 大家 加上 不同 的 外皮 。
阴谋的 想 ， 来源 一样 。 大家 加上 不同 的 外皮 。
正宗古法纯手工CPU、GPU